崗位職責(zé)：1.熟悉FPGA的設(shè)計(jì)開發(fā)流程及相關(guān)儀器使用，熟悉相關(guān)仿真軟件；2.熟悉常見的接口和器件操作，如I2C,SPI,DDR3,I2S,SPDIF等，熟練常用的IP core;3.精通verilog或VHDL語言編程和仿真，有獨(dú)立設(shè)計(jì)數(shù)字電路子系統(tǒng)的經(jīng)驗(yàn)；4.精通xilinx公司FPGA的版級開發(fā)和相關(guān)工具鏈，如vivado等；5.具備良好的硬件基礎(chǔ)，具有良好的英文技術(shù)資料閱讀能力。崗位要求：1.計(jì)算機(jī)、通信、電子類專業(yè)本科及以上學(xué)歷；2.有1-2年的FPGA開發(fā)相關(guān)工作經(jīng)驗(yàn)，熟悉數(shù)字電路設(shè)計(jì)原理、數(shù)字信號處理技術(shù)；3.為人踏實(shí)穩(wěn)重，謙遜好學(xué)，具備較強(qiáng)的自學(xué)能力以及進(jìn)取精神，良好的溝通技巧和團(tuán)隊(duì)協(xié)作能力。公司福利：1.入職就全額繳納社保公積金。2.定期開展評先評優(yōu)，設(shè)“月度優(yōu)秀員工”等榮譽(yù)，并頒發(fā)獎勵。3.羽毛球賽，下午茶，生日會，豐富多彩的日?；顒拥戎?！4.年度旅游，年會，新春茶話會，年終獎，新年開工紅包，紅紅火火一年又一年！5.在國家法定節(jié)假日基礎(chǔ)上，額外享有公司自主假期。
舉報(bào)
舉報(bào)
全選
申請職位
-
面議申請職位職位描述：1、負(fù)責(zé)項(xiàng)目的硬件、邏輯、軟件開發(fā)工作及相關(guān)技術(shù)問題的跟蹤和解決；2、制定硬件設(shè)計(jì)、測試方案，分析測試結(jié)果及解決客戶技術(shù)問題；3、負(fù)責(zé)開展系統(tǒng)相關(guān)技術(shù)培訓(xùn)。任職要求：1、至少3年..
-
10-18K/月申請職位崗位職責(zé)： 1、仿真Verilog HDL 代碼，對仿真結(jié)果進(jìn)行驗(yàn)證，并提出改進(jìn)措施； 2、用Verilog HDL或者其它硬件描述語言設(shè)計(jì)功能模塊； 3、在FPGA上驗(yàn)證功能模塊。 崗位要求： 1、本科及以上學(xué)歷，..
-
5-10K/月申請職位職位描述： 職位描述： 1)參與項(xiàng)目FPGA需求分析和FPGA概要設(shè)計(jì)； 2)進(jìn)行FPGA詳細(xì)設(shè)計(jì)和編碼實(shí)現(xiàn)，確保模塊開發(fā)進(jìn)度； 3)調(diào)試和維護(hù)所開發(fā)的模塊，并撰寫相關(guān)的技術(shù)文檔。 任職要求： 1)大學(xué)..
-
面議申請職位方向一：1)負(fù)責(zé)硬件系統(tǒng)FPGA的邏輯開發(fā)、信號處理算法實(shí)現(xiàn)，包括邏輯方案設(shè)計(jì)、代碼編寫、仿真驗(yàn)證、系統(tǒng)聯(lián)調(diào)等工作；2)負(fù)責(zé)Xilinx MicroBlaze/ARM軟核功能開發(fā)與調(diào)試；3)配合項(xiàng)目團(tuán)隊(duì)完成硬件的設(shè)..
- 公司性質(zhì)：社會團(tuán)體
- 所屬行業(yè)：監(jiān)控類
- 所在地區(qū)：廣東-深圳市
- 聯(lián)系人：
- 手機(jī)：會員登錄后才可查看
- 郵箱：會員登錄后才可查看
- 郵政編碼：518000
工作地址
- 地址：*
